Xilinx公司的ISE软件并采用Verilog硬件描述语言可对该IP核进行行为级描述和逻辑综合。
基于Xilinx FPGA的PCIE接口实现：随着系统性能、功能和带宽的日益增长,总线技术也在迅速的发展。
海量存储,卫星通讯,高速数据采集与记录以及其他数据处理的数据吞吐量现以KMbp s为量级,未来计算机系统对带宽和扩展性的要求已经超越了第二代总线技术。
由英特尔提出的第三代高性能I/O总线技术—PCIE总线解决了PCI总线的不足,它的发展将取代PCI成为新型的数据总线,其提供了更加完善的性能,更多的功能,更强的可扩展性和更低的成本。
本文研究了采用NXP公司的PC I Exp ress接口协议芯片PX1011A和Xilinx公司Spartan - 3 FPGA实现PC IE接口的硬件电路设计以及使用Xilinx公司提供的PC I Exp ress LogiCORE IP核的软件设计。
FPGA设计选用Xilinx公司的ISE软件并采用Verilog硬件描述语言可对该IP核进行行为级描述和逻辑综合,同时可将生成的网表文件设计实现,包括逻辑综合及布局布线。
具体设计过程中,需要先加载P IPE Core,这要求ISE为8. 1 以上版本,同时要取得IPCore的使用授权。
配置P IPE Core, 需要确定设备的生产厂商Vendor ID,设备编号Device ID,类型Class Code, I/O方式的地址存储器空间BAR,有效载荷大小等信息。
在Core Generation之后,根据P IPE Core提供的文件加载各模块的源文件。
至此,带PCIE总线协议的接口已经建立好,用户应用程序在模块中添加。
以PX1011A 和Xilinx公司的Spartan - 3 FPGA搭建的×1 PCIE平台最高传输速率可达150MB / s,能够满足高速信号传输的性能要求。
随着器件的发展和IP 核的开发, 多通道的PCIE总线技术将会迅速发展。
PCI Exp ress总线取代捉襟见肘的PCI总线已是大势所趋,它能给电脑硬件的发展提供一种高性能的总线平台,充分发挥各硬件子系统的性能,并为这些子系统今后的性能提升开辟更广阔的空间。
PCIE总线的介绍PC I Exp ress是用来互连诸如计算和通信平台应用中外围设备的第三代I/O总线技术,第一代总线包括ISA、E ISA、VESA和微通道(Micro Channel)总线,而第二代总线则包括了PCI、PC I - X和AGP。
PCI Exp ress是一种能够应用于一种设备、台式电脑、工作站、服务器、嵌入式计算机和通信平台等所有周边I/O设备互连的总线。
PCIE最初由Intel发展,并于1992年在市场发布。
PC IE的体系结构继承了第二代总线体系结构最有用的特点,并且采用了计算机体系结构中新的开发成果。
它保留了原先的通讯模型和下载配置机制,但抛弃了共享总线的方式,采用点到点的总线连接方式。
由于它提供了更高的性能特点和越来越大的带宽,从而解决了PC I、PCI - X和AGP的许多缺点,是以后PC发展必然采用的接口总线,其必将取代PCI, PC I - X以及图形加速器(AGP) 。
PCIE总线保留了对于PCI局部总线协议全部软件的向下兼容性,即只要是PC IE的卡都可以插到带有PCI的操作系统使用;在硬件上,两者不兼容, PCIE取代PC I、PCI - X的并行多路总线结构,采用了一种串行、点到点的总线连接结构,需要的接口更少。
#FPGA# #sdram# #pcie# #低代码接口平台# #ARM32# #数据库系统开发# #芯片算法# #dfn封装#