作者：王昕 来源：IT时报 近日，上海合见工业软件集团有限公司（简称“合见工软”）正式发布“EDA新国产多维演进战略”，同时发布了五款全新国产自主自研的EDA与IP产品，提升了目前国产EDA工具关键点的技术水平。
这五款产品覆盖全场景数字验证硬件、虚拟原型平台、可测性设计DFT、电子系统研发管理和高速接口IP多个领域，跨越数字验证、数字实现、系统级工具、IP方案多个维度，多产品线并行研发，构筑了“芯片—软件—系统—应用”的芯片与整机系统联动设计与产业生态。
合见工软还与上海集成电路技术与产业促进中心正式签署了战略合作协议，共同搭建以国产EDA软件为基础的中国集成电路设计自主研发生态服务平台，建立集人才、技术、数据、产品、应用、行业于一体的可持续产业生态。
据悉，五款新品分别为：商用级、高性能、全场景验证硬件系统（UniVista Unified Verification Hardware System，简称“UVHS”）、商用级虚拟原型设计与仿真工具套件（UniVista V-Builder/vSpace）、商用级、高效测试向量自动生成工具（UniVista Tespert ATPG）、全新一代UniVista EDMPro电子系统研发管理平台、首款自主知识产权的全国产PCIe Gen5完整解决方案（UniVista PCIe Gen5 IP）。
其中，全场景验证硬件系统UVHS与商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace组合，同时结合公司原有的多款验证产品，合见工软已全面覆盖从早期虚拟架构设计建模、中期硬件仿真加速、中期子系统级软件到后期全芯片级原型验证的全场景需求，搭建了完整的全国产自主自研数字芯片验证全流程解决方案。
合见工软首席技术官贺培鑫表示：“合见工软在成立短短两年半的时间以来，从数字验证切入，目前已经在数字芯片全流程EDA工具与设计IP、系统级领域达到多维演进、广泛布局。
同时快速推出应用于数字芯片实现流程的可测试设计工具 UVTespert-ATPG，正式挺进了数字芯片实现EDA市场。
”全场景验证平台成功部署 近年来智能驾驶、数据中心、人工智能等大规模芯片应用不断涌现，对于芯片公司而言，一方面，急需解决数十亿门规模以上的设计如何在系统软硬件验证阶段，快速实现设计启动，获取更高的仿真性能；另一方面，也渴望更早开始以更快的速度执行更为复杂的应用软件，以进行更为广泛的系统测试和量产软件开发。
合见工软推出的UVHS集成了自主研发的全流程时序驱动的智能编译软件UVHS Compiler，可以在单一验证EDA系统中以不同运行模式，来应对复杂多样的SoC软硬件验证任务所带来的全场景要求。
目前该产品已在多家客户的主流大芯片项目中成功完成超过60亿门设计规模的实际商业化部署，并实现成功流片迭代。
中兴微电子有线系统部部长贺志强表示：“合见工软的高性能原型验证平台UV APS已在中兴通讯的多个项目中得到成功部署，并在各个工程团队中收到了积极的反馈。
UVHS的高效定位调试功能对我们非常有用，结合全信号可见能力，能够帮我们迅速找到问题根因，其在多个项目中展示了出色的效果。
”全场景验证 软硬件协同开发 完整的电子系统级解决方案包括芯片硬件和运行在芯片上的应用软件，随着系统对软件需求的不断增长，软件开发现已成为芯片开发过程中最耗费时间和资源的环节之一。
合见工软推出商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace，突破了传统的基于真实硬件的软件开发与测试限制，解决了软硬件解耦难题，并且在原型创建、编译与仿真性能方面更具优势。
该平台与全场景验证硬件系统UVHS、先进FPGA原型验证系统UV APS和系统级IP验证方案HIPK组合成为合见工软芯片到系统（Silicon to System）全场景验证解决方案，并已经实现了在人工智能等领域的国内头部IC企业中的成功部署应用。
燧原科技验证平台负责人任承志表示：“虚拟原型技术通过将软硬件集成开发验证左移、以及灵活易用的快速部署特点，已证明为燧原科技的产品高质量高效率交付提供可靠的流程保障。
我们与合见工软的专家团队深度合作，在项目设计中选用UniVista V-Builder/vSpace工具套件，我们很高兴能够看到国产自主知识产权的虚拟化仿真方案能支持燧原科技的云端算力产品进一步演进。
”挺进数字实现 提升量产竞争力 集成电路的测试是整个集成电路设计和生产过程中不可或缺的核心环节，高品质、低成本的测试是保证芯片质量的关键。
合见工软推出拥有自主知识产权的商用级、高效测试向量自动生成工具UniVista Tespert ATPG，帮助工程师在进行大规模SoC集成电路设计中实现DFT设计，以降低测试成本，提升芯片质量和良率，缩短芯片设计周期，助力集成电路测试快速签核，目前已经实现了在人工智能、数据中心、消费类电子等领域的国内头部IC企业中的成功部署应用。
UniVista Tespert ATPG 创新自研多线程并行引擎，可以利用48线程实现高达29倍的提速，同时配合高效的测试向量生成算法，保证了最终测试向量的有效性和高故障覆盖率。
UniVista Tespert ATPG 支持基于时序逻辑的硬件压缩，相比于传统的组合逻辑的压缩结构，具备更高压缩比，可以帮助测试工程师解决越来越严峻的芯片“大”规模“少”管脚带来的挑战，大幅的降低测试时间和成本。
上海富瀚微电子股份有限公司副总经理刘文江表示：“UniVista Tespert ATPG工具为我们在芯片可测试设计解决方案上提供了新的选择。
UniVista Tespert ATPG在自动测试向量生成上各项指标和主流EDA厂商相当，部分指标甚至更加出色。
”芯机联动 赋能复杂系统研发 随着5G、AI、自动驾驶等技术的发展，电子系统已经越来越复杂，研发过程中的各类型管理问题也日显突出。
合见工软推出全新一代UniVista EDMPro电子系统研发管理平台。
经过多家头部企业客户的应用迭代，新一代工具套件在用户界面、操作响应、执行效率、主流EDA工具的协同等方面都进行了较大提升。
该工具套件现已实现在消费电子、通讯、计算机、航天航空等领域的国内头部企业中的成功部署应用。
中兴通讯EDA经理储明聚表示：“UniVista EDMPro系列产品在针对目前电子设计管理问题，带来积极作用，如RMS对资源库的管理，有助于设计师更方便的选择需要的器件；ERS目前已经使用在一些项目上，问题提取、定位比之前要更加方便；结构化数据管理，对后续改善产品质量、提升设计能力都有参考意义。
”首款自研全国产解决方案 在当今的数字化、智能化时代，从消费电子到高性能计算、大数据处理、人工智能等领域，对数据吞吐量、带宽、延迟、功耗等都有愈来愈严苛的要求。
而大规模SoC设计中，架构设计中成熟可靠IP的应用，是目前芯片设计的重要一环。
合见工软推出首款自主知识产权的全国产PCIe Gen5完整解决方案——UniVista PCIe Gen5 IP，支持多应用、多模式，拥有优秀的商用级高带宽、高可靠、低延迟、低功耗特性，可更好地解决芯片设计中对IO带宽的挑战。
UniVista PCIe Gen5 IP解决方案包括合见工软自主自研的PCIe Gen5 Controller 与合作方的32G Serdes，支持多种配置，可广泛应用在高性能计算HPC、人工智能AI、存储Storage、PCIe Switch/Retimer等多类芯片设计中，该IP现已成功应用在客户芯片中。
UniVista PCIe Gen5 IP解决方案具有最高支持512G带宽的卓越性能，向下支持PCIe Gen1至Gen4的特性，可帮助芯片设计人员实现高带宽片间传输需求，可选AXI接口和TL FIFO接口，单通道 controller + PHY的功耗小于350mw，提供了可靠、高速、低功耗的高性能解决方案。
集益威市场和销售副总裁李防震表示：“多年以来我们与合见工软旗下的诺芮集成电路建立了良好的合作关系，在以太网相关产品上已经合作完成了多个客户的设计案例，在PCIe的合作上我们也是信心满满，期待未来双方在国产先进IP上实现更多的突破。
”